회로이론 · Lab 1 · Cadence Lab

RC 과도응답
시정수 하나로 모든 것이 결정된다

저항 하나와 커패시터 하나. 이 둘이 만드는 τ = RC 가 앞으로 배울 모든 회로의 속도를 정합니다. Cadence 로 직접 확인합니다.

과목 회로이론도구 Cadence시간 7분핵심 τ = RC
목표

이 랩에서 확인할 것

딱 하나만 확실히 보고 나갑니다

GOAL
커패시터 전압이 63 % 에 도달하는 시각이 정확히 τ 임을 눈으로 확인한다
τ = R C 63 % 도달 시각 = 1τ · 95 % = 3τ · 회로이론 1
그림 1.
그림 2.
그림 3.
그림 4.
실습

따라 하기

순서대로만 하면 됩니다

STEP 1

회로 그리기

Vin 펄스원 → R(1 kΩ) → C(1 nF) → GND. 노드 이름을 vout 으로 지정합니다.

STEP 2

과도해석 설정

Transient, Stop Time 10 µs. 펄스는 0→1 V, 주기 10 µs, 폭 5 µs.

STEP 3

시정수 측정

vout 파형에서 0.63 V 를 지나는 시각을 커서로 읽습니다. 계산값 1 µs 와 비교합니다.

STEP 4

R 을 바꿔본다

R 을 2 kΩ 으로. τ 가 2배가 되는지 확인합니다. C 를 2배로 해도 같은 결과인지도 봅니다.

결과

측정값 기록

계산값과 맞는지 직접 채웁니다

표 — 예상값과 측정값회색 숫자는 예시입니다 — 자기 결과로 덮어쓰세요
조건τ 계산63 % 도달판정
R 1 kΩ · C 1 nF1.0 µs µs일치
R 2 kΩ · C 1 nF2.0 µs µs일치
R 1 kΩ · C 2 nF2.0 µs µs일치
핵심
R 을 키우든 C 를 키우든 곱만 같으면 결과가 같습니다. 나중에 클럭 배선에서 "배선이 길어지면 느려진다" 는 말이 결국 이 곱이 커진다는 뜻입니다.