01

AI Circuits & Systems

지능을 실리콘에
새긴다

신경망 가속기부터 하이브리드 NPU까지 — AI를 디지털 회로로 직접 구현합니다.

NPUAcceleratorEdge AI20 TOPS/W

02

Inside the NPU

NPU의 심장 —
수천 개가 동시에 곱한다

MAC 어레이: 곱셈-누산기 수천 개가 한 클럭에 함께 뛰는 시스톨릭 격자입니다.

MAC ArraySystolicParallelismINT8

03

Dataflow

성능은 연산이 아니라
흐름이 정한다

가중치를 어디에 머물게 하고 데이터를 어떻게 흘릴 것인가 — 데이터플로우가 전력의 절반을 좌우합니다.

DataflowWeight ReuseSRAM BankingBandwidth

04

Bio-AI Accelerator

생체신호를
칩 위에서 추론한다

심전도·맥파가 칩을 떠나기 전에 답이 나옵니다 — 항상 켜져 있는 초저전력 Bio-AI 가속기.

Bio-AIOn-chip InferenceAlways-onECG · PPG

05

Layout → Silicon

설계는 끝났다,
실리콘이 되었다

RTL에서 레이아웃, 레이아웃에서 칩까지 — 우리 가속기는 이미 GDS를 지나 실리콘으로 존재합니다.

RTL→GDSPlace & RouteTape-out28nm

06

Hybrid-NPU

유연함과 속도를
한 칩에

CPU의 범용성과 NPU의 폭발력을 이종 결합 — 워크로드가 바뀌어도 칩은 그대로입니다.

Hybrid-NPUHeterogeneousSchedulerISA Extension

07

Ultra-Low-Power

추론 한 번에
피코줄 단위로

전력이 아니라 에너지로 생각합니다 — 추론 1회당 pJ를 깎는 것이 엣지 AI의 전부입니다.

pJ/InferenceClock GatingNear-thresholdSparsity

08

The Conductor

모든 것을 지휘하는
CPU 코어

RISC 파이프라인 — fetch에서 write-back까지, 가속기 시대에도 지휘자는 CPU입니다.

RISC-V5-Stage PipelineControlFSM

09

Memory Wall

연산은 빠르다,
데이터가 늦는다

메모리 벽 — HBM 대역폭과 CXL 연결로 수천 개 MAC에 데이터를 끊김 없이 급수합니다.

Memory WallHBMCXLOn-chip SRAM

10

Proven in Silicon

시뮬레이션이 아니라
측정으로 말한다

테스트보드 위에서 도는 실리콘, 실측 TOPS/W — 논문 뒤에 항상 칩이 있습니다.

TestchipMeasured TOPS/WFPGA Bring-upDemo