Step 1 — 진도는 반 수준에 맞춰 · 순서만 지키면 됩니다
AMP 회로 (필수) —
AMP 회로 (필수) —
Amplifier
칩 밖에서 오는 신호는 작고, 뭉개지고, 잡음에 젖어 있습니다 — 수신의 첫 일은 언제나 증폭입니다.
Step 타일을 클릭하면 해당 Lab 으로 들어갑니다. 각 Step 의 Design Goal 이 합격선입니다. 어려운 Step 은 교수 재량으로 건너뜁니다.
Lab 1Step 1-1
CS · CG · SF — 세 가지 구조 (Configuration)
같은 소자를 세 구조로 — 이득 부호, Z_in·Z_out, Miller 유무를 Ocean 이 자동 측정합니다.
Design GoalCS 이득 ≥ 10 (20 dB) · Lottery Speed 만족 · TT 전류 최소
들어가기
Lab 2Step 1-2심화·스킵가능
슈미트 트리거 수신단
문턱 하나짜리 인버터는 잡음에서 오동작합니다. 양귀환으로 문턱을 둘로 벌립니다.※ 반 진도에 따라 건너뛰고 1-3 으로 직행 가능 — 순서는 안 바뀝니다.
Design GoalV_H ≥ 180 mV · 1 MHz ~ Lottery Speed 양 극단 · 글리치 0 건
들어가기
Lab 3Step 1-3
고속 증폭기 4종 — 10 Gb/s+
StrongArm · Cross-coupled · Active Inductor · T-coil — 단순 DIFFAMP 대비 무엇을 얻고 무엇을 지불하는가.
Design Goal동일 C_load 4종 비교표 · Speed 만족 후 최저 mA 승리
들어가기
Lab 4Step 1-4
RX · TX 신호의 길
rxck 차동 수신 → rx_din 샘플링 → txck 재구동 → tx_qout 50 Ω 구동. Step 1 의 졸업 작품.
Design Goal아이 높이·폭 확보 · CMRR · Z_L = Z_S* 정합 · All-PVT
들어가기
★발표
중간 발표 — Signal Path
개별 스펙 PVT 3점표와 팀 통합 아이를 발표합니다. 보고서는 [06] Ocean Dump 잠금 상태로 제출.
Design GoalSpeed 달성 증명 + TT mA 비교 + Ocean 덤프 지문